

王道考研——组成原理

WWW.CSKAOYAN.COM

第三章 存储系统的层次结构

考点7

半导体随机 存取存储器

考点7：半导体随机存取存储器

	• 小题16	• 小题14	• 小题16		• 小题15	• 小题17		
2009	2010	2011	2012	2013	2014	2015	2016	2017
• 小题17 • 综合题44								
2018	2019	2020	2021	2022	2023	2024	2025	

历年考频： 小题×6、综合题×1

半导体随机存取存储器

【考点笔记】半导体存储器：RAM 和 ROM

RAM 又可分为 SRAM 和 DRAM, RAM 和 ROM 都属于半导体存储器, 它们都采用随机存取方式对数据进行访问, 它们之间的特点见表 3-1。

表 3-1 SRAM、DRAM 和 ROM 的特点

分类	特点
SRAM	非破坏性读出, 不需要刷新。断电信息即丢失, 属易失性存储器。存取速度快, 但集成度低, 功耗较大, 常用于 Cache
DRAM	破坏性读出, 需要定期刷新。断电信息即丢失, 属易失性存储器。集成度高、位价低、容量大和功耗低。存取速度比 SRAM 慢, 常用于大容量的主存系统
ROM	通常 ROM 只能读出, 不能写入。信息永久保存, 属非易失性存储器。ROM 和 RAM 可同作为主存的一部分, 构成主存的地址域。ROM 的升级版: EPROM、EEPROM、Flash

SRAM——存储元件采用双稳态触发器, 读出数据后触发器状态不会改变

DRAM——存储元件采用电容, 读出数据时电容放电, 需要充电

半导体随机存取存储器

【考点笔记】FLASH 存储器

一般 MOS 管的栅极和通道的间隔为绝缘氧化层，而 Flash Memory 在控制栅级和通道间却多了一层物质——浮栅。浮栅能存储电荷，从而具有记忆功能。通过控制浮栅，可以完成 Flash 单元的读取、写入、擦除等操作。

Flash 存储器的主要特点有：

- ① 是 E²PROM 的演进，本质上还是属于 E²PROM。
- ② 价格便宜、集成度高。
- ③ 属非易失性存储器，适合长期保存信息。
- ④ 能快速擦写，写入前必须先擦除，因此写比读要慢。
- ⑤ 现在常用的 SSD 固态硬盘是由 Flash 芯片组成的。

Flash 存储器支持随机存取

半导体随机存取存储器

2010_16. 下列有关RAM和ROM的叙述中，正确的是_____。

- I. RAM是易失性存储器，ROM是非易失性存储器
- II. RAM和ROM都采用随机存取方式进行信息访问
- III. RAM和ROM都可用作Cache
- IV. RAM和ROM都需要进行刷新

A. 仅 I 和 II
C. 仅 I、II 和 IV

B. 仅 II 和 III
D. 仅 II、III 和 IV

答案：A

解析：

RAM（分为DRAM和SRAM）断电后会失去信息，而ROM断电后不会丢失信息，它们都采用随机存取方式（注意，采用随机存取方式的存储器并不一定就是随机存储器）。

Cache一般采用高速的SRAM制成，而ROM只可读，不能用作Cache，III错误。

DRAM需要定期刷新，而ROM不需要刷新，故IV错误。

考点7（补充）

固态硬盘

考点7（补充）：固态硬盘

属于ROM



2022新增考点
大概率考小题

历年考频： 小题×0、综合题×0

固态硬盘的结构

I/O总线


系统要读/写的逻辑块号

固态硬盘SSD


闪存翻译层

将逻辑块号映射到对应的物理地址

闪存芯片组



固态硬盘SSD



固态硬盘的命题重点

固态硬盘命题重点：

- 读写特性
 - 以“页”为单位进行读/写，读快写慢，支持随机访问。
 - 以“块”为单位进行擦除，擦除干净后，块中的每一页可以被写一次，读无限次
- 磨损均衡技术
 - 一个块的可擦除次数有限，因此对一个块写越多，磨损越大，需要追求“磨损均衡”
 - 动态磨损均衡——写入数据时，优先使用擦除次数少的块
 - 静态磨损均衡——SSD空闲时，将数据块按读写特性进行迁移，老旧的块用于存储读多写少的数据、较新的块用于存储写多的数据
 - 闪存翻译层负责地址映射：逻辑块号→物理块号

考点8

主存与CPU 的连接

考点8：主存储器与CPU的连接

• 小题15	• 小题15	• 小题15					• 小题16	
2009	2010	2011	2012	2013	2014	2015	2016	2017
			• 小题15 • 综合题43	• 小题17	• 小题15			
2018	2019	2020	2021	2022	2023	2024	2025	

历年考频： 小题×7、综合题×1

主存储器与CPU的连接

【考点笔记】存储器扩展与芯片选择

扩展方式	定义
位扩展	对字长进行扩展，使其数据位数与 CPU 的数据线数相等
字扩展	增加存储器中字的数量，位数不变
字位扩展	字和位同时扩展，既增加存储字的数量，又增加存储字长

合理地选择存储芯片（RAM 或 ROM）是存储器扩展的第一步。

芯片数=容量/单片芯片容量

主存储器与CPU的连接

【考点笔记】存储器与 CPU 的连接

① 合理选择存储芯片

通常选用 ROM 存放系统程序，选用 RAM 组成用户区。

② 地址线的连接

CPU 地址线的低位与存储芯片的地址线相连，以选择芯片中的某一单元（字选）；CPU 地址线的高位在扩充存储芯片时用，以选择存储芯片（片选）。

③ 数据线的连接

比较 CPU 的数据线数与存储芯片的数据线数。相等时，可直接相连；不等时，必须对存储芯片扩位，使其数据位数与 CPU 的数据线数相等。

④ 读/写命令线的连接

CPU 读/写命令线一般可直接与存储芯片的读/写控制端相连。

⑤ 片选线的连接

片选信号的产生分为线选法和译码片选法。

主存储器与CPU的连接

2016_16. 某存储器容量为64KB，按字节编址，地址4000H~5FFFH位ROM区，其余为RAM区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是_____。

- A. 7 B. 8 C. 14 D. 16

答案：C

解析：

$5FFF - 4000 + 1 = 2000H$ ，即ROM区容量为：213B=8KB（ $2000H = 2 \times 16^3 = 213$ ），RAM区容量为56KB（ $64KB - 8KB = 56KB$ ）。则需要8K*4位的SRAM芯片的数量为14（ $56KB / 8K \times 4位 = 14$ ）。

主存储器与CPU的连接

2010_15. 假定用若干个 $2K \times 4$ 位的芯片组成一个 $8K \times 8$ 位的存储器，则地址 $0B1FH$ 所在芯片的最小地址是_____。

A. $0000H$

B. $0600H$

C. $0700H$

D. $0800H$

答案：D

解析：

用 $2K \times 4$ 位的芯片组成一个 $8K \times 8$ 位存储器，共需8片 $2K \times 4$ 位的芯片，分为4组，每组由2片 $2K \times 4$ 位的芯片并联组成 $2K \times 8$ 位的芯片，各组芯片的地址分配如下：

第一组（2个芯片并联）： $0000H \sim 07FFH$ 。

第二组（2个芯片并联）： $0800H \sim 0FFFH$ 。

第三组（2个芯片并联）： $1000H \sim 17FFH$ 。

第四组（2个芯片并联）： $1800H \sim 1FFFH$ 。

地址 $0B1FH$ 所在的芯片属于第二组，故其所在芯片的最小地址为 $0800H$ 。

考点9

低位交叉存储器

考点9：低位交叉存储器

			• 综合 题43			• 小题 18		• 小题 13
2009	2010	2011	2012	2013	2014	2015	2016	2017
2018	2019	2020	2021	2022	2023	2024	2025	

历年考频：小题×2、综合题×1

低位交叉存储器

【考点笔记】低位交叉多体并行存储器

四体低位交叉多体并行存储器示意图如图 3-1 所示。




图 3-1 四体低位交叉多体并行存储器

低位交叉存储器

低位交叉多体并行存储器的特点有：

- ① 每个模块都有相同的容量和存取速度。
- ② 各模块都有独立的读写控制电路、地址寄存器和数据寄存器。
- ③ 低位地址为体号，高位地址为体内地址。
- ④ 程序连续存放在相邻体中。

采用低位交叉后，可以在不改变每个模块存取周期的前提下，采用流水线的方式并行存取，提高存储器的带宽。设模块字长等于数据总线宽度，模块存取一个字的存取周期为 T ，总线传送周期为 r ，为保证流水线不间断，则存储器交叉模块数应大于等于

$$m = T/r$$

式中， m 称为交叉存取度。

每经过 r 时间延迟后启动下一个模块，对比连续存取 m 个字所需时间如下：

存储器编制方式	低位交叉编址	顺序方式编址
所需的时间	$T + (m-1)r$	mT

低位交叉存储器

2015_18. 某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005, 8006, 8007, 8008, 8001, 8002, 8003, 8004, 8000, 则可能发生访存冲突的地址对是___。

A. 8004和8008

B. 8002和8007

C. 8001和8008

D. 8000和8004

答案：D


解析：

每个访存地址对应的存储模块序号（0、1、2、3）如下所示：

访存地址	8005	8006	8007	8008	8001	8002	8003	8004	8000
模块序号	1	2	3	0	1	2	3	0	0

其中，模块序号=访存地址%存储器交叉模块数。

判断可能发生访存冲突的规则是：给定的访存地址在相邻的四次访问中出现在同一个存储模块内。据此，根据上表可知8004和8000对应的模块号都为0，即表明这两次的访问出现在同一模块内且在相邻的访问请求中，满足发生冲突的条件。



考点10

高速缓冲存储器 (Cache)

考点10：高速缓冲存储器（Cache）

• 小题14 • 小题21 2009	• 小题17 • 综合题44 2010	• 综合题44 2011	• 小题17 • 综合题43 2012	• 综合题43 2013	• 小题16 • 综合题45 2014	• 小题15 • 小题16 2015	• 小题15 • 综合题45 2016	• 小题14 2017
• 综合题44 2018	• 综合题46 2019	• 小题15 • 综合题44 2020	• 小题16 2021	• 小题16 2022	• 综合题43 • 综合题44 2023	• 小题16 2024	• 大题43 2025	

历年考频：小题×13、综合题×12

高速缓冲存储器 (Cache)

【考点笔记】Cache 存储系统

CPU 欲访问的信息已在 Cache 中的比率称为 Cache 的命中率。设一个程序执行期间, Cache 的总命中次数为 N_c , 访问主存的总次数为 N_m , 则命中率 H 为

$$H = N_c / (N_c + N_m)$$

设 t_c 为命中时的 Cache 访问时间, t_m 为未命中时的访问时间, 则 Cache-主存系统的平均访问时间 T_a 为

$$T_a = Ht_c + (1 - H)t_m$$

Cache 系统的访问效率为

$$e = t_c / T_a$$

高速缓冲存储器 (Cache)

【考点笔记】Cache 与主存的映射方式

地址映射是指把主存地址空间映射到 Cache 地址空间，也就是把存放在主存中的程序按照某种规则装入 Cache 中。这里仅介绍常考的两种方式。

(1) 直接映射方式

主存的一个数据块只能装入到 Cache 中的唯一位置，如图 3-2(a)所示。

映射关系：

$$j = i \bmod 2^c$$

式中， j 是 Cache 的块号； i 是主存的块号； 2^c 是 Cache 的总块数。

地址结构为

主存字块标记	Cache 字块地址	字块内地址
--------	------------	-------

(2) 组相联映射方式

主存的一个数据块可以装入一组内的任何一个位置，如图 3-2(b)所示。

映射的关系：

$$j = i \bmod Q$$

式中， j 是 Cache 的组号； i 是主存的块号； Q 是 Cache 的组数。

地址结构为

主存字块标记	组地址	字块内地址
--------	-----	-------

高速缓冲存储器 (Cache)




图 3-2 2 种常考的 Cache—主存映射规则

高速缓冲存储器（Cache）

【考点笔记】Cache 替换策略

在采用全相联映射和组相联映射方式时，从主存向 Cache 传送一个新块，当 Cache 中的目标空间已被占满时，就需要使用替换算法置换 Cache 行。

Cache 替换策略	替换方法	是否依据局部性原理
随机法（RAND）	随机地确定替换的 Cache 块	否
先进先出法（FIFO）	选择最早调入的行进行替换	否
近期最少使用法（LRU）	选择近期内长久未访问过的存储行换出	是
最不经常使用法（LFU）	将一段时间内被访问次数最少的存储行换出	是

高速缓冲存储器 (Cache)

【考点笔记】Cache 写策略

① 全写法 (写直通法)

当 CPU 对 Cache 写命中时, 必须把数据同时写入 Cache 和主存。当某一块需要替换时, 不必把这一块写回主存, 将新调入的块直接覆盖即可。这种方法实现简单, 能随时保持主存数据的正确性。缺点是增加了访存次数, 降低了 Cache 的效率。

② 写回法

当 CPU 对 Cache 写命中时, 只修改 Cache 的内容, 而不立即写入主存, 只有当此块被换出时才写回主存。这种方法减少了访存次数, 但存在不一致的隐患。

高速缓冲存储器 (Cache)

2016_15有如下C语言程序段：

```
for(k=0; k<1000; k++)
```

```
    a[k] = a[k]+32;
```

若数组a及变量k均为int型，int型数据占4B，数据Cache采用直接映射方式，数据区大小为1KB、块大小为16B，该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为___。

A. 1.25%

B. 2.5%

C. 12.5%

D. 25%

答案：C

解析：

分析语句“a[k]=a[k]+32”：首先读取a[k]需要访问一次a[k]，之后将结果赋值给a[k]需要访问一次，共访问两次。第一次访问a[k]未命中，并将该字所在的主存块调入Cache对应的块中，对于该主存块中的4个整数的两次访问中只在访问第一次的第一个元素时发生缺失，其他的7次访问中全部命中，故该程序段执行过程中访问数组a的Cache缺失率约为1/8（即12.5%）。

高速缓冲存储器 (Cache)

2015_15. 假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用回写 (Write Back) 方式，则能存放4K字数据的Cache的总容量的位数至少是_____。

A. 146k

B. 147K

C. 148K

D. 158K

答案：C

解析：

直接映射的地址结构为：

主存字块标记	Cache字块标记	字块内地址
--------	-----------	-------

按字节编址，块大小为 $4 \times 32\text{bit} = 16\text{B} = 24\text{B}$ ，则“字块内地址”占4位；“能存放4K字数据的Cache”即Cache的存储容量为4K字（注意单位），则Cache共有 $1\text{K} = 2^{10}$ 个Cache行，则Cache字块标记占10位；则主存字块标记占 $32 - 10 - 4 = 18$ 位。

Cache的总容量包括：存储容量和标记阵列容量（有效位、标记位、一致性维护位和替换算法控制位）。标记阵列中的有效位和标记位是一定有的，而一致性维护位（脏位）和替换算法控制位的取舍标准是看题眼，题目中，明确说明了采用写回法，则一定包含一致性维护位，而关于替换算法的词眼题目中未提及，所以不予考虑。从而每个Cache行标记项包含 $18 + 1 + 1 = 20$ 位，则标记阵列容量为： $2^{10} \times 20\text{位} = 20\text{K位}$ ，存储容量为： $4\text{K} \times 32\text{位} = 128\text{K位}$ ，则总容量为： $128\text{K} + 20\text{K} = 148\text{K位}$ 。

高速缓冲存储器 (Cache)



2009_14. 某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32B，按字节编址。主存129号单元所在主存块应装入到的Cache组号是_____。

- A. 0 B. 1 C. 4 D. 6

答案：C

解析：

由于Cache共有16块，采用2路组相联，因此共分为8组，组号为0、1、2、...、7。主存的某一字块按模8映射到Cache某组的任一字块中，即主存的第0，8，16...字块可以映射到Cache第0组的任一字块中。每个主存块大小为32字节，故129号单元位于第4块主存块（注意是从0开始），因此将映射到Cache第4组的任一字块中。

考点11

虚拟存储器

考点11：虚拟存储器

	• 小题17	• 综合题44	• 综合题43	• 小题16 • 综合题43	• 综合题45	• 小题16	• 综合题45	
2009	2010	2011	2012	2013	2014	2015	2016	2017
• 综合题44	• 小题14 • 综合题46	• 小题15 • 综合题44	• 综合题44	• 小题15	• 综合题43	• 小题16 • 小题17 • 小题18 • 大题44	• 大题43	
2018	2019	2020	2021	2022	2023	2024	2025	

历年考频： 小题×9、 综合题×12

虚拟存储器

【考点笔记】快表 TLB

依据程序执行的局部性原理，在一段时间内总是经常访问某些页，把这些页对应的页表项存放在高速缓冲器组成的快表（TLB）中，把放在主存中的页表称为慢表（Page）。

查找时，快表和慢表同时进行，若快表中有此逻辑页号，则能很快找到对应的物理页号，送入实主存地址寄存器，并使慢表的查找作废，大大提高了虚存的效率。

注意：TLB 是 Page 的一个很小的副本，所以若 TLB 命中则 Page 一定命中。

【考点笔记】页式虚拟存储器

以页为基本单位的虚拟存储器称为页式虚拟存储器。虚拟空间与主存空间都被划分成同样大小的页，主存的页称为实页，虚存的页称为虚页。把虚拟地址分为两个字段：虚页号和页内地址。虚地址到实地址之间的变换是由页表来实现的。页表是一张存放在主存中的虚页号和实页号的对照表，记录着程序的虚页调入主存时被安排在主存中的位置。

页表基址寄存器存放当前运行程序的页表的起始地址，它和虚页号拼接成页表项地址，每个页表项记录了与某个虚页对应的虚页号、实页号和装入位等信息。若装入位为“1”，则表示该页面已在主存中，将对应的实页号和虚地址中的页内地址拼接就得到了完整的实地址；若装入位为“0”，则表示该页面不在主存中，于是启动 I/O 系统，把该页从辅存调入主存后再供 CPU 使用。页式虚拟存储器的地址变换过程如图 3-3 所示。

虚拟存储器




图 3-3 页式虚拟存储器的地址变换过程

由上述转换过程可知，CPU 访存时，先要查页表，为此需要访问一次主存。若不命中，还要进行页面替换和页表修改，则访问主存的次数就更多了。

虚拟存储器



2015_16. 假定编译器将赋值语句“ $x=x+3;$ ”转换为指令“`add xaddr, 3`”，其中`xaddr`是`x`对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写(Write Through)方式，则完成该指令功能需要访问主存的次数至少是_____。

A. 0

B. 1

C. 2

D. 3

答案：B

解析：

上述指令的执行过程可划分为取数、运算和写回过程，取数时读取`xaddr`可能不需要访问主存而直接访问Cache，而写直通方式需要把数据同时写入Cache和主存，因此至少访问1次。

虚拟存储器

2013_16. 某计算机主存地址空间大小为256 MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4 KB，TLB（快表）采用全相联映射，有4个页表项，内容如下表所示。

有效位	标记	页框号	...
0	FF180H	0002H	...
1	3FFF1H	0035H	...
0	02FF3H	0351H	...
1	03FFFH	0153H	...

则对虚拟地址03FF F180H进行虚实地址变换的结果是_____。

A. 015 3180H

B. 003 5180H

C. TLB缺失

D. 缺页

答案：A


解析：

按字节编址，页面大小为4KB，页内地址共12位。地址空间大小为4GB，虚拟地址共32位，前20位为页号。虚拟地址为03FF F180H，故页号为03 FFFH，页内地址为180H。查找页标记03FFFH所对应的页表项，页框号为0153H，页框号与页内地址拼接即为物理地址015 3180H。

虚拟地址 = (页号, 页内地址)

若采用组相联映射, 访问
Cache的**物理地址**结构
(Tag, 组号, 字块内地址)

若采用页式存储, 则访问
主存的**物理地址**结构
(页框号, 页内地址)




哪些情况不可能发生？


TLB	页表	Cache
命中	命中	命中
命中	命中	未命中
命中	未命中（缺页）	命中
命中	未命中（缺页）	未命中
未命中	命中	命中
未命中	命中	未命中
未命中	未命中（缺页）	命中
未命中	未命中（缺页）	未命中

哪些情况不可能发生？

TLB	页表	Cache	
命中	命中	命中	✓
命中	命中	未命中	✓
命中	未命中（缺页）	命中	✗
命中	未命中（缺页）	未命中	✗
未命中	命中	命中	✓
未命中	命中	未命中	✓
未命中	未命中（缺页）	命中	✗
未命中	未命中（缺页）	未命中	✓



若Cache未命中，则用物理地址访问主存



44. (15 分)某计算机采用页式虚拟存储管理方式，按字节编址。CPU 进行存储访问的过程如题 44 图所示。←


根据题 44 图回答下列问题。←

(1) 主存物理地址占多少位?←


(2) TLB 采用什么映射方式? TLB 用 SRAM 还是 DRAM 实现? ←

(3) Cache 采用什么映射方式? 若 Cache 采用 LRU 替换算法和回写 (Write Back) 策略，则 Cache 每行中除数据(Data)、Tag 和有效位外，还应有哪些附加位? Cache 总容量是多少? Cache 中有效位的作用是什么? ←

(4) 若 CPU 给出的虚拟地址为 0008 C040H，则对应的物理地址是多少? 是否在 Cache 中命中? 说明理由，若 CPU 给出的虚拟地址为 0007 C260H，则该地址所在主存块映射到的 Cache 组号是多少? ←



2016_45. 某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB；TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。存储访问过程的示意图如下。



请回答下列问题。

- 1) 图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？
- 2) 将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少？对应的H字段内容是什么？
- 3) Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？
- 4) 为什么Cache可以采用直写（Write Through）策略，而修改页面内容时总是采用回写（Write Back）策略？

考点12

磁盘与RAID

考点12：磁盘与RAID


				• 小题20 • 小题21		• 小题20		
2009	2010	2011	2012	2013	2014	2015	2016	2017
	• 小题20			• 大题43				
2018	2019	2020	2021	2022	2023	2024	2025	

历年考频：小题×4、综合题×1

【考点笔记】磁盘操作的时间

一次磁盘读写操作的时间由寻找（寻道）时间、延迟时间和传输时间决定：

时间	定义	决定因素
寻找时间 T_s	将磁头移动到指定磁道所需要的时间	磁盘调度算法
延迟时间 T_r	磁头定位到某一磁道的扇区（块号）所需要的时间	磁盘转速
传输时间 T_t	从磁盘读出或向磁盘写入数据所经历的时间	磁盘转速



磁盘与RAID



2015_20. 若磁盘转速为7200转/分，平均寻道时间为8ms，每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是_____。




- A. 8.1ms B. 12.2ms C. 16.3ms D. 20.5ms

答案： B

解析：

存取时间=寻道时间+延迟时间+传输时间。存取一个扇区的平均延迟时间为旋转半周的时间，即为 $(60/7200)/2=4.17\text{ms}$ ，传输时间为 $(60/7200)/1000=0.01\text{ms}$ ，因此访问一个扇区的平均存取时间为 $4.17+0.01+8=12.18\text{ms}$ ，保留一位小数则为12.2ms。

磁盘与RAID



RAID0: 逻辑上相邻的两个扇区在物理上存到两个磁盘，类比第三章“低位交叉编址的多体存储器”

RAID1: 很粗暴，存两份数据

RAID2: 逻辑上连续的几个bit物理上分散存储在各个盘中
4bit信息位+3bit海明校验位——可纠正一位错

RAID技术的关注点：提升读写速度、提升容错能力

磁盘与RAID

【考点笔记】磁盘阵列 RAID

RAID 的分级如下所示。在 RAID1~RAID5 的几种方案中，无论何时磁盘损坏，都可以随时拔出受损的磁盘再插入好的磁盘，而数据不会损坏。

- RAID0: 无冗余和无校验的磁盘阵列。
- RAID1: 镜像磁盘阵列。
- RAID2: 采用纠错的海明码的磁盘阵列。
- RAID3: 位交叉奇偶校验的磁盘阵列。
- RAID4: 块交叉奇偶校验的磁盘阵列。
- RAID5: 无独立校验的奇偶校验磁盘阵列。

RAID0 把连续多个数据块交替地存放在不同物理磁盘的扇区中，几个磁盘交叉并行读写，不仅扩大了存储容量，而且提高了磁盘数据存取速度，但 RAID0 没有容错能力。

RAID1 是为了提高可靠性，使两个磁盘同时进行读写，互为备份，如果一个磁盘出现故障，可从另一磁盘中读出数据。两个磁盘当一个磁盘使用，意味着容量减少一半。

总之，RAID 通过同时使用多个磁盘，提高了传输率；通过在多个磁盘上并行存取来大幅提高吞吐量；通过镜像功能，提高了安全可靠；通过数据校验，提供容错能力。

磁盘与RAID

2013_20. 下列选项中, 用于提高RAID可靠性的措施有_____。

I. 磁盘镜像 II. 条带化 III. 奇偶校验 IV. 增加Cache机制

A. 仅 I、II B. 仅 I、III C. 仅 I、III和IV D. 仅 II、III和IV

答案: B

解析:

RAID0方案是无冗余和无校验的磁盘阵列, 条带化技术就是一种自动地将 I/O 的负载均衡到多小部分并把它们分别存储到不同磁盘上去冲突, 而且在需要对这种数据进行顺序访问能。故能够提高RAID可靠性的措施主要是对

